FPGA Validation Design Engineer

Il y a 17 heures

Leuven, Flanders, Belgique Qplox engineering Temps plein

Gratuit avec email ou Google

Enregistrez cette offre et organisez votre recherche

Créez un compte gratuit pour enregistrer des offres d'emploi, créer des alertes et revenir à cette liste depuis votre tableau de bord.

Enregistrer le travail Enregistrer et créer une alerte

Gratuit avec email ou Google

En continuant, vous acceptez nos Conditions d’utilisation & Politique de confidentialité.

Job Description
We are looking for an experienced FPGA Validation Design Engineer to support ASIC-to-FPGA integration and design verification. The role focuses on RTL modification, FPGA implementation, timing closure, and hardware debugging.

Key Responsibilities
• Adapt and modify ASIC RTL for FPGA integration.
• Set up and execute FPGA development and verification flows.
• Perform FPGA database verification, synthesis, and place-and-route.
• Analyse timing reports, update constraints, and achieve timing closure.
• Debug FPGA bitstreams on hardware boards.
• Perform device
- and CPU-level design verification. Required Skills
• 5+ years of relevant semiconductor, FPGA, or design verification experience.
• Strong knowledge of SystemVerilog and UVM.
• Experience in device-level and CPU verification.
• Hands-on experience with RTL, FPGA implementation, timing analysis, and hardware debugging.
• Fluent English. Start Date: ASAP Project Duration: 3 months Working Arrangement: Hybrid – 3 days onsite, 2 days remote (flexibility possible after induction) Language: Fluent English

Experience:
5+ years

FPGA Validation Design Engineer

Enregistrez cette offre et organisez votre recherche

Emplois similaires à Leuven

Villes principales

Amériques

Europe

Asie / Océanie

Afrique

FPGA Validation Design Engineer

Enregistrez cette offre et organisez votre recherche

Emplois similaires à Leuven

Villes principales