Senior DFT Engineer: Lead 5nm SOC Test Innovation
Il y a 4 heures
Brussels, Brussels, Belgique
Unist
Temps plein
Gratuit avec email ou Google
Enregistrez cette offre et organisez votre recherche
Créez un compte gratuit pour enregistrer des offres d'emploi, créer des alertes et revenir à cette liste depuis votre tableau de bord.
Gratuit avec email ou Google
imec in Leuven, Belgium, is seeking a Senior DFT Engineer to shape next‑gen semiconductors through Design‑for‑Test innovation. You will lead DFT insertion for SOCs, define constraints, and collaborate with physical design and test teams to ensure testability and performance of complex chip designs.
The role requires 5+ years in DFT, experience with boundary scan, MBIST, ATPG, and IEEE 1149.x standards; hands-on with Tessent tools and TCL scripting.