Staff Layout Design Engineer — DDR/HBM IP
Il y a 2 heures
Ixelles, Brussels, Belgique
Synopsys, Inc.
Temps plein
Gratuit avec email ou Google
Enregistrez cette offre et organisez votre recherche
Créez un compte gratuit pour enregistrer des offres d'emploi, créer des alertes et revenir à cette liste depuis votre tableau de bord.
Gratuit avec email ou Google
En continuant, vous acceptez nos Conditions d’utilisation & Politique de confidentialité.
pSynopsys, Inc. is seeking an experienced memory-IP layout engineer to lead the DDR and HBM PHY layout across 7nm and below, in FinFET and GAA processes. /ppYou will own floorplanning, layout execution, and design reviews for analog/mixed-signal blocks within memory PHY subsystems, and collaborate across circuit design, verification, and product engineering teams. You will mentor junior engineers, drive EMIR, PERC, DFM checks and LEF generation, estimate effort, plan schedules, and ensure /p