Hybrid FPGA Validation Engineer
Enregistrez cette offre et organisez votre recherche
Créez un compte gratuit pour enregistrer des offres d'emploi, créer des alertes et revenir à cette liste depuis votre tableau de bord.
En continuant, vous acceptez nos Conditions d’utilisation & Politique de confidentialité.
Qplox engineering is seeking an FPGA/ASIC verification engineer to adapt RTL for FPGA integration and manage full verification flows. You will run FPGA development, perform synthesis, place-and-route, and analyze timing to achieve closure. The role requires hands-on debugging on hardware and experience with device and CPU verification.
The position is hybrid in Belgium (Vlaams-Brabant) with onsite and remote days, starting ASAP for a 3-month project.